IBM и Samsung ги објавија своите најнови достигнувања во дизајнот на полупроводниците кои се состојат од нов начин на вертикално натрупување на транзисторите на чип, наместо да се лежат рамно на површината на полупроводникот.
Овие компании велат дека нивниот нов дизајн на чипови би можел да го продолжи траењето на батеријата на телефоните и до една недела, пишува The Verge.
Новиот дизајн на транзистори со ефект на вертикално транспортно поле (VTFET) треба да ја наследи тековната технологија FinFET што се користи за некои од најнапредните чипови на денешницата и може да овозможи производство на чипови кои се уште погусто наполнети со транзистори отколку денес.
Овој дизајн би ги наредени транзисторите вертикално, дозволувајќи им на струјата да тече нагоре и надолу низ купот на транзистори наместо хоризонталниот распоред од страна на страна кој моментално се користи на повеќето чипови.
Вертикалните полупроводнички дизајни се тренд веќе некое време, идниот патоказ на Интел, исто така, се чини дека се движи во таа насока, иако неговата првична работа се фокусираше на натрупување компоненти на чипот, а не на поединечни транзистори.
На крајот на краиштата, има смисла: кога немате начини да додадете повеќе чипови на еден авион, единствената вистинска насока (освен технологијата за физичка редукција на транзистор) е да се качите нагоре.
Иако сè уште сме далеку од дизајнот VTFET што се користи во чиповите за вистински потрошувачи, двете компании имаат големи тврдења, истакнувајќи дека овие чипови би можеле да понудат „двојно подобрување на перформансите или 85 проценти намалување на искористувањето на енергијата“ во споредба со дизајнот FinFET.
